第1篇 信號工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專業(yè)通信物理層協(xié)議,設(shè)計對應(yīng)的模塊;

2.模塊開發(fā)調(diào)試,測試等;

3.射頻驅(qū)動開發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類相關(guān)專業(yè);

2.3年以上相關(guān)崗位經(jīng)驗,特別優(yōu)秀的可放寬經(jīng)驗要求。

第2篇 數(shù)字信號處理軟件工程師崗位職責(zé)

數(shù)字信號處理軟件工程師 職責(zé):汽車傳感器的數(shù)字信號處理和多傳感器融合算法的工程實現(xiàn)、優(yōu)化和研發(fā)測試。

要求:1、通信、電子、軟件、儀器、機械電子、自動化、航空航天及相關(guān)專業(yè);

2、深入理解數(shù)字信號處理算法、濾波及優(yōu)化理論的算法和原理;

3、具備扎實的c/c++編程經(jīng)驗和能力;

4、理解嵌入式系統(tǒng)架構(gòu)體系,具備arm和dsp嵌入式平臺開發(fā)經(jīng)驗;

5、溝通及理解能力強,具備自我激勵能力;

6、具備雷達系統(tǒng)、超聲波系統(tǒng)或者圖像傳感器的開發(fā)經(jīng)驗優(yōu)先;

7、具備其他車載系統(tǒng)產(chǎn)品開發(fā)經(jīng)驗優(yōu)先;

8、熟練閱讀英語文獻(大學(xué)六級以上)優(yōu)先。 職責(zé):汽車傳感器的數(shù)字信號處理和多傳感器融合算法的工程實現(xiàn)、優(yōu)化和研發(fā)測試。

要求:1、通信、電子、軟件、儀器、機械電子、自動化、航空航天及相關(guān)專業(yè);

2、深入理解數(shù)字信號處理算法、濾波及優(yōu)化理論的算法和原理;

3、具備扎實的c/c++編程經(jīng)驗和能力;

4、理解嵌入式系統(tǒng)架構(gòu)體系,具備arm和dsp嵌入式平臺開發(fā)經(jīng)驗;

5、溝通及理解能力強,具備自我激勵能力;

6、具備雷達系統(tǒng)、超聲波系統(tǒng)或者圖像傳感器的開發(fā)經(jīng)驗優(yōu)先;

7、具備其他車載系統(tǒng)產(chǎn)品開發(fā)經(jīng)驗優(yōu)先;

8、熟練閱讀英語文獻(大學(xué)六級以上)優(yōu)先。

第3篇 信號處理算法工程師崗位職責(zé)

信號處理算法工程師 崗位描述:

1. 負責(zé)傳感器的嵌入式信號處理算法研究與工程實現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實現(xiàn)對傳感器數(shù)據(jù)的采集、整理;

3. 通過仿真和實際數(shù)據(jù)評價,持續(xù)優(yōu)化信號處理算法,提升產(chǎn)品性能;

4. 負責(zé)相關(guān)技術(shù)文檔編寫。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類相關(guān)專業(yè)背景,3 年以上相關(guān)經(jīng)驗;

2. 具有良好的通信與數(shù)字信號處理理論基礎(chǔ),熟悉信號處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達信號處理工程經(jīng)驗者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語言進行 獨立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開發(fā)流程;

6. 具有較好的數(shù)模電路、信號與系統(tǒng)基礎(chǔ)知識,能熟練使用相關(guān)儀器進行信號采集/測試;

7. 具有較強的上進心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。 崗位描述:

1. 負責(zé)傳感器的嵌入式信號處理算法研究與工程實現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實現(xiàn)對傳感器數(shù)據(jù)的采集、整理;

3. 通過仿真和實際數(shù)據(jù)評價,持續(xù)優(yōu)化信號處理算法,提升產(chǎn)品性能;

4. 負責(zé)相關(guān)技術(shù)文檔編寫。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類相關(guān)專業(yè)背景,3 年以上相關(guān)經(jīng)驗;

2. 具有良好的通信與數(shù)字信號處理理論基礎(chǔ),熟悉信號處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達信號處理工程經(jīng)驗者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語言進行 獨立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開發(fā)流程;

6. 具有較好的數(shù)模電路、信號與系統(tǒng)基礎(chǔ)知識,能熟練使用相關(guān)儀器進行信號采集/測試;

7. 具有較強的上進心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。

第4篇 信號監(jiān)理工程師崗位職責(zé)

工作內(nèi)容:

(一)對建設(shè)單位相關(guān)質(zhì)量行為進行監(jiān)督;

(二) 對勘察設(shè)計、施工、系統(tǒng)集成、用戶管線建設(shè)、監(jiān)理等單位的相關(guān)質(zhì)量行為進行監(jiān)督;

(三) 對各參建單位和人員的資質(zhì)和資格進行監(jiān)督;

(四) 對參建單位執(zhí)行通信工程建設(shè)強制性標(biāo)準的情況進行監(jiān)督;

崗位要求:

1、具備良好的溝通能力和表達能力,思維敏捷、有團隊協(xié)作精神。

2、持監(jiān)理工程師證書或培訓(xùn)證書者優(yōu)先錄取。

3、能服從公司統(tǒng)一調(diào)配,適應(yīng)長期出差者優(yōu)先錄取。

4、通信、信號相關(guān)專業(yè)或工作經(jīng)驗,大專以上學(xué)歷。

5、從事現(xiàn)場監(jiān)理工作3年以上。

第5篇 數(shù)字信號處理工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專業(yè)通信物理層協(xié)議,設(shè)計對應(yīng)的模塊;

2.模塊開發(fā)調(diào)試,測試等;

3.射頻驅(qū)動開發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類相關(guān)專業(yè);

2.3年以上相關(guān)崗位經(jīng)驗,特別優(yōu)秀的可放寬經(jīng)驗要求。

第6篇 數(shù)字信號處理算法工程師崗位職責(zé)

利用大數(shù)據(jù)和數(shù)據(jù)融合,負責(zé)公司室內(nèi)外定位算法的優(yōu)化與實現(xiàn)

職位要求:

1. 計算機、軟件工程、物理、應(yīng)用數(shù)學(xué)相關(guān)專業(yè),本科及以上學(xué)歷;

2. 精通c/c++和基本數(shù)據(jù)結(jié)構(gòu)

3. 優(yōu)秀的數(shù)學(xué)基礎(chǔ)(線性代數(shù)、代數(shù)、統(tǒng)計、數(shù)學(xué)分析,凸優(yōu)化);

4. 優(yōu)秀的算法設(shè)計、實現(xiàn)、優(yōu)化能力。 工作內(nèi)容:

利用大數(shù)據(jù)和數(shù)據(jù)融合,負責(zé)公司室內(nèi)外定位算法的優(yōu)化與實現(xiàn)

職位要求:

1. 計算機、軟件工程、物理、應(yīng)用數(shù)學(xué)相關(guān)專業(yè),本科及以上學(xué)歷;

2. 精通c/c++和基本數(shù)據(jù)結(jié)構(gòu)

3. 優(yōu)秀的數(shù)學(xué)基礎(chǔ)(線性代數(shù)、代數(shù)、統(tǒng)計、數(shù)學(xué)分析,凸優(yōu)化);

4. 優(yōu)秀的算法設(shè)計、實現(xiàn)、優(yōu)化能力。

第7篇 信號處理工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專業(yè)通信物理層協(xié)議,設(shè)計對應(yīng)的模塊;

2.模塊開發(fā)調(diào)試,測試等;

3.射頻驅(qū)動開發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類相關(guān)專業(yè);

2.3年以上相關(guān)崗位經(jīng)驗,特別優(yōu)秀的可放寬經(jīng)驗要求。

第8篇 信號設(shè)計工程師崗位職責(zé)

工作職責(zé):

1)根據(jù)指標(biāo)要求制定模塊的specification;

2)負責(zé)模擬和混合信號ic電路的設(shè)計和仿真;

3)負責(zé)指導(dǎo)版圖工程師完成電路的版圖設(shè)計;

4)制定芯片的測試計劃,并在流片后配合芯片測試;

5)負責(zé)芯片設(shè)計過程中相關(guān)設(shè)計文檔的寫作。

能力要求:

1)碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè),三年以上相關(guān)工作經(jīng)驗者優(yōu)先;

2)熟悉adc(sar/pipeline/ds-adc)的設(shè)計和仿真;

3)熟悉cmos工藝模擬集成電路設(shè)計、流片和測試流程;

4)熟悉linux系統(tǒng)以及cadence spectre, matlab, verilog-a等設(shè)計軟件和語言的使用;

5)掌握數(shù)字信號處理相關(guān)知識。

第9篇 信號算法工程師崗位職責(zé)

信號處理算法工程師 崗位描述:

1. 負責(zé)傳感器的嵌入式信號處理算法研究與工程實現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實現(xiàn)對傳感器數(shù)據(jù)的采集、整理;

3. 通過仿真和實際數(shù)據(jù)評價,持續(xù)優(yōu)化信號處理算法,提升產(chǎn)品性能;

4. 負責(zé)相關(guān)技術(shù)文檔編寫。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類相關(guān)專業(yè)背景,3 年以上相關(guān)經(jīng)驗;

2. 具有良好的通信與數(shù)字信號處理理論基礎(chǔ),熟悉信號處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達信號處理工程經(jīng)驗者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語言進行 獨立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開發(fā)流程;

6. 具有較好的數(shù)模電路、信號與系統(tǒng)基礎(chǔ)知識,能熟練使用相關(guān)儀器進行信號采集/測試;

7. 具有較強的上進心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。 崗位描述:

1. 負責(zé)傳感器的嵌入式信號處理算法研究與工程實現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實現(xiàn)對傳感器數(shù)據(jù)的采集、整理;

3. 通過仿真和實際數(shù)據(jù)評價,持續(xù)優(yōu)化信號處理算法,提升產(chǎn)品性能;

4. 負責(zé)相關(guān)技術(shù)文檔編寫。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類相關(guān)專業(yè)背景,3 年以上相關(guān)經(jīng)驗;

2. 具有良好的通信與數(shù)字信號處理理論基礎(chǔ),熟悉信號處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達信號處理工程經(jīng)驗者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語言進行 獨立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開發(fā)流程;

6. 具有較好的數(shù)模電路、信號與系統(tǒng)基礎(chǔ)知識,能熟練使用相關(guān)儀器進行信號采集/測試;

7. 具有較強的上進心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。

第10篇 雷達信號處理工程師崗位職責(zé)

崗位職責(zé):

負責(zé)雷達信號處理算法開發(fā)和實現(xiàn)相關(guān)工作

崗位要求:

1、電子工程、通信工程和信息工程等專業(yè)研究生及以上學(xué)歷;

2、熟悉動目標(biāo)指示雷達、成像雷達工作原理和相關(guān)算法;

3、精通matlab編程和c語言編程;

4、有相關(guān)項目工程經(jīng)驗者優(yōu)先,發(fā)表過高水平論文者優(yōu)先。

第11篇 信號完整性工程師崗位職責(zé)

信號完整性工程師 捷普集團 jabil 綠興(無錫)電子科技有限公司,綠興 jsummary

概述

take the major responsibility for signal integrity design for server, storage, and networking switch projects. provide necessary inputs regarding high-speed signal quality and design constraints to electronics designers for signal & design quality assurance. drive innovation and continuous improvement within jabil circuit by harnessing new technologies and methodologies. provide exceptional support to external and internal customers, team members, and other persons through technical project coordination.

essential duties and responsibilities include the following. other duties may be assigned.

主要責(zé)任包括以下所列及其他:

? responsible for the high-speed signal pre-simulation and post-simulation, layout constraints preparation, and pcb stackup design.

? perform system level’s signal integrity and timing analysis on boards, packages, connectors and asics etc。

? cooperate with spit(signal, power integrity test) engineers to develop spit test plans

? correlate si simulations with spit measurements to validate the modeling methodology

? contribute to the design trade-offs and evaluation of mechanical, electrical, and thermal performance of both components level and system level

? cooperate with electronics engineers for signal issues & lab debug

? develop quotations ands schedules for development programs with little or no assistance.

在很少或沒有協(xié)助的情況下,提出開發(fā)計劃的報價和時間進度。

? work concurrently with jabil cad services, business unit management, manufacturing, test, purchasing, and quality departments through the design phase of a program. work to provide a design that not only meets the customer’s criteria, but is also of high quality, cost effective, and manufacturable.

在整個項目設(shè)計階段與捷普的cad服務(wù)、商務(wù)管理、制造、測試、采購、以及質(zhì)量等部門共同工作,提供既能滿足用戶標(biāo)準、又能滿足高質(zhì)量、低成本、可制造的設(shè)計。

? provide business unit management / business development with timely and accurate design quotations to aid in the quoting process.

協(xié)助在報價階段向商務(wù)管理/商務(wù)開發(fā)部門提供及時準確的設(shè)計報價

? help business unit management / business development in the decision of the feasibility and technological merit of new opportunities.

幫助商務(wù)管理/商務(wù)開發(fā)部門進行新機會的可行性與科技價值決策

? support production discrepancies by incorporating fixes into subsequent revisions in a timely manner.

對由于后續(xù)版本改進而引入的生產(chǎn)上的差異提供及時支持

? record all ideas, sketches, and pertinent conversations in design engineering approved log book or design notebook.

在核準的設(shè)計工程日志本中記錄所有的觀點、草圖、以及相關(guān)的會談情況

? use spc data collected in production in subsequent programs to ensure continuing improvement in designs.

利用生產(chǎn)過程中收集的spc數(shù)據(jù)在隨后的過程中確保設(shè)計的不斷改進

? be responsible for directing the design technicians on their assigned projects.

負責(zé)設(shè)計技術(shù)人員在其分配項目中的指導(dǎo)

? stay abreast of the latest technology and techniques to provide designs that are competitive and cost effective.

與最新的技術(shù)和工藝保持同步以使提出的設(shè)計具有競爭力和成本效益

? exercises judgment within defined procedures and practices to determine appropriate action.

在規(guī)定的流程和實踐中實施判斷并采取適當(dāng)?shù)男袆?/p>

? adhere to all safety and health rules and regulations associated with this position and as directed by supervisor.

根據(jù)主管的指示,遵守與這個職位相關(guān)的所有安全衛(wèi)生的規(guī)章制度。

? comply and follow all procedures within the company security policy.

遵守公司安全政策的流程

minimum requirements

基本要求

? bachelor's degree, master’s preferred, in engineering or equivalent with 4+ years related experience in pc/server/storage high signal simulation

? proficient with board level’s reflection, cross-talk, ground bounce, bypassing techniques for power/ground noise reduction, termination techniques for reflection noise control

? proficient with on chip si including core noise modeling, on chip crosstalk, i/o selection, chip pin-out assignment, package selection and pin-out arrangement

? proficient with pcb cross-section design and trade-off, serdes channel analysis and pcb stack-up calculation etc.

? proficient with 2-d/3-d cad tools such as allegro and mentor and competent for spit (signal/power integrity test) measurement

? good working knowledge in various electronics test and measurement instruments like signal generators, logic analyzer, network analyzer, bus protocols analyzer, and oscilloscope etc.

? familiar with pcie gen3/4, ddrx, clock sas/sata, and other serdes signal integrity and power plane dc drop simulation

? preferred knowledge

? experience of working in medium sized multidisciplinary development teams

? good english speaking and literacy

? the successful candidate will be a self-motivated individual capable of working with a minimum of supervision in a dynamic team environment. good interpersonal skills: be able to communicate in english with members of other teams, departments and clients; as a high degree of liaison is needed.