第1篇 數(shù)字芯片工程師崗位職責

數(shù)字芯片設(shè)計工程師 主要職責

1.協(xié)助算法進行功耗、面積的優(yōu)化

2.完成算法的rtl實現(xiàn)以及ut驗證工作

3.對已有電路進行功能改進和功耗、面積的優(yōu)化

4.協(xié)助fpga驗證、系統(tǒng)調(diào)試,配合軟件調(diào)試

要求

1.本科5年以上、碩士3年以上相關(guān)工作經(jīng)驗

2.精通verilog,深入理解asic設(shè)計流程,較強的rtl設(shè)計經(jīng)驗

第2篇 數(shù)字芯片設(shè)計工程師崗位職責

數(shù)字芯片設(shè)計工程師 按項目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計

1、根據(jù)系統(tǒng)工程師的要求,設(shè)計相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。

2、根據(jù)系統(tǒng)工程師的要求,設(shè)計相應(yīng)的寄存器控制模塊,校驗算法,狀態(tài)機。

3、熟悉后端流程,可將驗證完的rtl生成相關(guān)數(shù)字電路的gds。

4、完成相關(guān)數(shù)字電路模塊在fpga上的驗證,搭建mcu,fpga的驗證平臺,參與芯片的數(shù)字部分測試。

1、全日制本科或以上學(xué)歷,電子、電氣、自動化、計算機/軟件或相關(guān)專業(yè)。

2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗證。

3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計工具,能自主開發(fā)簡單的控制狀態(tài)機等數(shù)字模塊。

4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計經(jīng)驗,優(yōu)先考慮。

按項目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計

1、根據(jù)系統(tǒng)工程師的要求,設(shè)計相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。

2、根據(jù)系統(tǒng)工程師的要求,設(shè)計相應(yīng)的寄存器控制模塊,校驗算法,狀態(tài)機。

3、熟悉后端流程,可將驗證完的rtl生成相關(guān)數(shù)字電路的gds。

4、完成相關(guān)數(shù)字電路模塊在fpga上的驗證,搭建mcu,fpga的驗證平臺,參與芯片的數(shù)字部分測試。

1、全日制本科或以上學(xué)歷,電子、電氣、自動化、計算機/軟件或相關(guān)專業(yè)。

2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗證。

3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計工具,能自主開發(fā)簡單的控制狀態(tài)機等數(shù)字模塊。

4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計經(jīng)驗,優(yōu)先考慮。

第3篇 數(shù)字芯片驗證工程師崗位職責、要求

數(shù)字芯片驗證工程師職位要求

1. 本科3年，碩士2年以上soc驗證經(jīng)驗；

2. 熟悉verilog語言及仿真技術(shù)；

3. 熟悉systemverilog和uvm；

4. 熟悉c/c++語言，熟悉linux下shell/perl/python等腳本編程；

5. 具有以下一種或多種驗證經(jīng)驗優(yōu)先，soc總線協(xié)議(amba， ocp等)，ip驗證經(jīng)驗者優(yōu)先(ethernet， usb， i2c，i2s ，spi ，uart等)，有數(shù)?；旌戏抡娼?jīng)驗。

數(shù)字芯片驗證工程師崗位職責

1.參與ip和soc的數(shù)字部分功能仿真驗證和fpga原形驗證；

2.根據(jù)設(shè)計規(guī)范制定驗證方案；

3.編寫和維護測試用例，完成回歸測試；

4.驗證環(huán)境及平臺的開發(fā)與維護。